Скачать Языки VHDL и VERILOG в проектировании цифровой аппаратуры - Аркадий Поляков - payapp.at.ua
Воскресенье, 04.12.2016
payapp.at.ua
Меню сайта
Форма входа
18:10

Скачать книгу Языки VHDL и VERILOG в проектировании цифровой аппаратуры - Аркадий Поляков

Языки VHDL и VERILOG в проектировании цифровой аппаратуры - Аркадий Поляков
Автор: Поляков Аркадий Константинович
Издательство: Солон-пресс, 2013 г.
Серия: Системы проектирования

Аннотация к книге "Языки VHDL и VERILOG в проектировании цифровой аппаратуры"

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language - HDL) - Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтеза-бельности и верификации HDL-описаний проектируемых систем.
Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.
В приложение вынесены справочные данные по языкам VHDL и VERILOG.
Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.


Языки VHDL и VERILOG в проектировании цифровой аппаратуры - Аркадий Поляков

Языки VHDL и VERILOG в проектировании цифровой аппаратуры - Аркадий Поляков



Похожие материалы:
Поиск
Календарь
«  Июль 2016  »
ПнВтСрЧтПтСбВс
    123
45678910
11121314151617
18192021222324
25262728293031
Архив записей
payapp.at.ua © 2016 Карта сайта
uCoz